OMAPL138EZWTD4 IC MPU OMAP-L1X 456MHZ 361NFBGA

Descriptio

Processus OMAP-L138 C6000 DSP + ARM processor applicationes potentiae humilis processus innixus est in ARM926EJ-S et C674x DSP core.Hic processus vim significanter inferiorem praebet quam alii membra suggesti DSPs TMS320C6000™.Fabrica dat fabrica originalis armorum fabricatores (OEMs) et fabricatores primigenii (ODMs) ut celeriter ad mercaturam machinas cum systematibus operandis robustis, interventus usoris dives, et processus perficiens maximam per maximam flexibilitatem solutionis processus mixtae plene integratae.Architecturae dual-core fabricae praebet utilitates utriusque DSP et technologiae informis instructae computatoris (RISC) incorporandi summus effectus TMS320C674x DSP core et nucleus ARM926EJ-S.ARM926EJ-S est 32-bit RISC processus nucleus qui facit 32-bit vel 16-bit instructiones et processus 32-, 16- vel 8-bit notitia.Core pipelining utitur ut omnes partes systematis processus et memoriae continue operari possint.ARM9 nucleus coprocessorem habet 15 (CP15), moduli tutelae, ac notitiae et progressionis curriculorum memoriam (MMUs) cum tabulis aspicientibus buffers.nucleus ARM9 separatum 16-KB instructionem et 16-KB thesauros notitias habet.Ambo cella sunt 4-modo associativa cum indice virtuali tag (VIVT).Core ARM9 etiam habet 8KB of RAM (Tabula Vector) et 64KB of ROM.Instrumentum DSP nucleus utitur architectura graduum 2-graduum substructio.Plana 1 programma cache (L1P) est 32-KB cache directa divisis, et campus 1 notitiarum cache (L1D) est 32-KB 2-via, cella associativa.Planum programma 2 cache (L2P) consistit in spatio memoriae 256-KB quod inter spatium programmatis et notitiarum commune est.L2 memoria configurari potest sicut memoria praevisa, cache vel complexiones utriusque.Etsi DSP L2 ab ARM9 et aliis exercituum systematis accessus est, adiectio 128KB de RAM memoriae communi usui praesto est ab aliis exercitibus sine effectu DSP afficiendo.