LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Descriptio

MachXO2 familia potentiae ultra humiles, instantiae, non volatiles PLDs habet sex machinis densitatibus vagantibus ab 256 ad 6864 Tabulae speculativae (LUTs).Praeter LUT-substructum, logicam programmabilem low-cost hae machinae plumae embeddae Clausus RAM (EBR), RAM distributus, Mico User Memoria (UFM), Phase Locked Loops (PLLs), fons synchronus I/O fulcrum praecoxatum, adminiculum provectae configurationis. inclusa facultate dual-tabernae et versiones obduratae functionum vulgarium adhibitarum ut SPI moderatoris, I2 C moderatoris et timer/occuli.Hae notae permittunt has machinas in parvo pretio, magno volumine edacitatis et applicationes systematis adhibendas esse.MachXO2 machinas in 65 um umbilicum potentiae processus non-volatilis designatae sunt.Fabrica architectura plures notas habet ut adductius programmabiles differentiales I/Os et facultas avertendi I/O ripas, in chip PLLs et oscillatores dynamice.Haec lineamenta adiuvant consummationem stabilis et dynamicae potestatis administrare consequens potentiam humilem stabilis pro omnibus membris familiae.MachXO2 cogitationes in duabus versionibus praesto sunt – ultra humilem vim (ZE) et magni operis (HC et HE) machinas.Ultra humilitatis potentiae cogitationes offeruntur in tribus gradibus velocitatis -1, -2 et -3, cum velocissimo -3.Similiter machinis summus perficientur in tribus gradibus velocitatis offertur: -4, -5 et -6, cum -6 velocissimo.Cogitationes HC habent regulatorem internam linearem intentionem, quae externam VCC copiam intentionum 3.3 V vel 2.5 V. ZE et HE machinas tantum recipiunt 1.2 V sicut externam VCC copiam intentionis.Excepto potentiae intentione omnia tria genera machinarum (ZE, HC et HE) officiatim compatibilia sunt et inter se compatibilia sunt.MachXO2 PLDs praesto sunt in ampla amplitudine fasciculorum halogenis-liberorum e spatio distantium servatorum 2.5 mm x 2.5 mm WLCSP ad 23 mm x 23 mm fpBGA.MachXO2 machinae densitatem migrationis in eadem sarcina sustinent.Mensa 1-1 densitates, sarcinas et I/O optiones LUT ostendit, una cum aliis parametris clavis.Fons prae-instructus synchrona logica in MachXO2 fabricae fabricae familiae subsidia latam latitudinem interfaciendi signa sustinet, incluso LPDDR, DDR, DDR2 et 7:1; gearing for display I/Os.